CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL DE2

搜索资源列表

  1. DE2_115_PS2_DEMO

    0下载:
  2. DE2-115开发板上的PS2针口程序,VHDL语言开发,QT2环境下可调式-PS2 pin port program the DE2-115 development board, VHDL language development, QT1 environment adjustable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:217467
    • 提供者:杨平平
  1. nios_ck

    0下载:
  2. VHDL的小例子,DE2开发板的入门例子,一个基于SOPC的串口的例子。- VHDL example, the entry of the DE2 development board example of a SOPC-based serial port examples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:12246798
    • 提供者:zhaochengru
  1. DE2_lcd_clk

    0下载:
  2. 用VHDL写的在DE2开发板上的LCD实现的秒表程序-DE2 development board LCD stopwatch program written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:507543
    • 提供者:zhaochengru
  1. traffic-lights

    0下载:
  2. vhdl用状态机方式实现交通灯功能,有原理图仿真结果···基于de2板验证-vhdl state machine approach to the traffic lights function and schematic simulation results verify de2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:693749
    • 提供者:王家祥
  1. uart

    0下载:
  2. verilog VHDL实现的DE2 uart-Verilog VHDL the uart of the DE2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:507127
    • 提供者:jakeli
  1. fsk_completed

    0下载:
  2. FPGA为设计载体,VHDL 为设计输入,完成2FSK调制器的实现,下载到DE2平台通过D/A转换模块于示波器上实现-2FSK based on Fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:568779
    • 提供者:jiran
  1. Vmidd-filtterH

    0下载:
  2. 用vhdl语言实现的中中值滤波,硬件需要DE2板 -Use the vhdl language in median filtering, the hardware needs DE2 board
  3. 所属分类:Windows Develop

    • 发布日期:2017-11-20
    • 文件大小:1279386
    • 提供者:海的
  1. TetrisV2.0

    0下载:
  2. VHDL和verilog语言,在de2板上实现俄罗斯方块 ,VGA显示,改进版-VHDL and verilog language, Tetris, de2 board, VGA display, an improved version of
  3. 所属分类:Game Program

    • 发布日期:2017-11-13
    • 文件大小:15375306
    • 提供者:huanggangbin
  1. ir

    0下载:
  2. 在DE2-115板子上的IR接受器的控制器(给予VHDL语言)!已在板子上调试通过,可以直接使用!-DE2-115 board IR receiver controller (given VHDL language)! Through debugging on the board, can be used directly!
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-07
    • 文件大小:5895251
    • 提供者:夏明
  1. wannianli

    0下载:
  2. 数字万年历,可显示年月日,时分,具有闰年功能。VHDL语言编写,利用DE2平台实现。-Digital calendar, date, time, with a leap year. VHDL language using DE2 platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:1009623
    • 提供者:程锦堃
  1. filter

    0下载:
  2. 在DE2-70上运行的程序,程序是一个低通滤波器,滤波器用VHDL语言实现,已经过验证,可以放心使用。-DE2-70 to run the program, the program is a low-pass filter, the filter using VHDL, has been verified and is safe to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:41958
    • 提供者:王骁蒙
  1. bcd7seg

    0下载:
  2. program vhdl bcd to 7segment altera de2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:260937
    • 提供者:elen
  1. DM9000A_IF

    0下载:
  2. DE2平台上对DM9000A进行管脚配置的vhdl程序。-DE2 platform on the pin configuration of the VHDL program on DM9000A
  3. 所属分类:Driver Develop

    • 发布日期:2017-11-05
    • 文件大小:534
    • 提供者:安昭旭
  1. uart_lcd

    0下载:
  2. 基于FPGA的UART通信,并用LCD(1602)显示通讯状态和通讯的数据。通过在ALTERA公司生产的DE2-115开发板上运行,证明此程序稳定可靠。时钟为50MHz,语言为VHDL,状态机。-FPGA-based UART communication, and LCD (1602) show the communication status and data communications. DE2-115 development board by ALTERA Company product
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:6436299
    • 提供者:jiazhaorong
  1. VHDL_CAIDENG

    0下载:
  2. 基于altera de2的流水灯循环程序,使用VHDL编写。-Based on a de2 Lantern cycle, use of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:492131
    • 提供者:钟小洲
  1. xiyijikongzhi

    0下载:
  2. 基于altera DE2的洗衣机控制器设计。使用VHDL编写。-Based on the the Altera DE2 washing machine controller design. The use of VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:487311
    • 提供者:钟小洲
  1. weideng

    0下载:
  2. 基于altera DE2的汽车尾灯控制设计。使用VHDL编写。-Altera DE2-based the taillights control design. The use of VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:310523
    • 提供者:钟小洲
  1. telphone

    0下载:
  2. 基于altera de2的电话计费器设计,通过数码管显示时间和费用。vhdl编写-Meter design based on the altera de2 the phone, through the digital display time and costs. vhdl prepared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:12781
    • 提供者:钟小洲
  1. DE2_SD_Card_Audio

    0下载:
  2. DE2 SD player that uses VHDL and NIOS II to program the DE2 ALtera FPGA board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:2284009
    • 提供者:DVZ
  1. color

    0下载:
  2. DE2板上用VHDL写的彩条发生器,ping口已连好,直接可以运行-DE2 board write VHDL color bar generator, ping mouth has been even better, you can directly run
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-11-12
    • 文件大小:447891
    • 提供者:
« 1 2 3 4 5 6 7 89 10 »
搜珍网 www.dssz.com